製造：

流片（至）：指將最終的GDSII文件提交給代工廠進行製造。

全面罩：指製造過程中使用的所有掩模都是針對特定設計量身定制的。

最大功率 （多項目晶圓）：多個項目共享同一晶圓，這意味著單一製造流程可以同時處理多個 IC 設計的生產任務。

最大功率 （多項目晶圓）涉及與其他方共享遮罩模組，而全遮罩則需要獨佔使用遮罩模組。對於風險較高的晶片，從 MPW 開始，如果一切檢查無誤，則可以在投入全掩模生產之前進行測試。

SEAT：在MPW跑步中，最小的可用區域類似於「太空梭」上的座位，參與者可以選擇一個或多個「座位」。每個「座位」對應 3mm x 4mm 的空間。

鑄造廠 ：專門從事晶片製造的製造商，如台積電、中芯國際和聯華電子，稱為代工廠。相較之下，無晶圓廠公司（包括沒有製造設施的設計公司）依賴這些代工廠進行生產。

晶圓：晶圓是半導體材料的薄圓形切片，用作製造積體電路的基礎。

該：晶圓切割後，每個單獨的晶片都需要封裝在封裝中，成為功能性微晶片。

Chip：最終封裝好的晶片。

撞：「凸塊」是指形成焊料凸塊。在晶圓表面生長凸塊（如金、錫鉛或無鉛）後，通常用於倒裝晶片封裝製程。

打線：引線鍵合，也稱為引線鍵合或引線互連，是指使用金屬線（如金線或鋁線）並施加熱或超音波能量在集成電路內部建立固態連接，將晶片與電路或電路連接起來的過程。

倒裝晶片：倒裝晶片，也稱為直接晶片連接，涉及在 I/O 焊盤上沉積焊料凸點。然後晶片被翻轉並加熱以熔化焊料凸塊，從而與陶瓷基板建立連接。

CP(Chip Probing)：直接晶圓測試涉及測試整個晶圓上的每個單獨的Die，以確保每個Die滿足基本的裝置特性或設計規範。這通常包括電壓、電流、時序和功能的驗證。它用於評估晶圓廠設施的製造流程能力。

FT(FinalTest)：晶片出廠前的最後一步。它涉及對封裝後的晶片進行測試，在CP（Chip Probe）測試和封裝完成後進行測試。 FT 測試用於評估包裝設施的製造能力。

對於晶圓級CP測試，如果發現Die有缺陷，則可以避免不必要的封裝和基板成本。

CP測試完成後，在封裝過程中仍有晶片失效的可能。因此，有必要進行 FT 測試來識別並去除任何失效晶片。

產量 ：晶片的良率與製造流程密切相關。晶片故障的可能性隨著其尺寸的增加而增加——晶片越大，故障的可能性就越高。

IP（智慧財產權）：在積體電路設計中，是指經過驗證的、可重複使用的、功能特定的積體電路的完整功能模組。

知識產權可以依授權條款分為兩類：授權和忠誠度。

執照：根據其授權條款授予使用此 IP 的權限。

版稅：用戶使用該IP後，需依晶片支付使用費。

IP 構成晶片的基本構建塊，例如 USB、PCIe、CPU 等。整個晶片整合了這些IP，從而實現了複雜的功能。本質在於IP復用，這對於開發千萬級甚至數十億閘門的晶片至關重要。

SOC（System On Chip）：系統單晶片（SoC）將CPU、匯流排、週邊等元件整合到單一晶片中。例如，智慧型手機處理器就是複雜的 SoC 的例子。

設計：

暫存器傳輸層（RTL) ：是一種用來描述同步數位電路的硬體描述語言。

網表：RTL需要綜合成網表才可以成為閘級設計。

數據中心（Synopsys Design Chip）：SDC是設計提供的文件，綜合工具需要將RTL轉換為網表。 SDC中描述的關鍵面向包括晶片工作頻率、晶片IO時序、設計規則、特殊路徑、免檢路徑等。

凍結：表示不能再更改了。例如，「RTL freeze」表示程式碼已最終確定，「netlist freeze」表示網表已被鎖定，無法進一步修改。

驗證狀態：主要關注晶片驗證方法論，確保驗證RTL和參考模型之間的一致性。

模擬：模擬通常涉及產生直覺反映現實場景的波形，包括晶片功能、驗證和功耗。