Nhà sản xuất:

BĂNGOUT (ĐẾN): Đề cập đến việc gửi các tệp GDSII cuối cùng đến xưởng sản xuất để sản xuất.

MẶT NẠ ĐẦY ĐỦ: Đề cập đến tất cả các mặt nạ được sử dụng trong quá trình sản xuất đều được thiết kế riêng cho một thiết kế cụ thể.

MPW (Multi Project wafer): Nhiều dự án chia sẻ cùng một wafer, nghĩa là một quy trình sản xuất duy nhất có thể xử lý đồng thời các nhiệm vụ sản xuất cho nhiều thiết kế IC.

MPW (Multi-Project Wafer) liên quan đến việc chia sẻ một bộ mặt nạ với các bên khác, trong khi FULL MASK yêu cầu sử dụng độc quyền một bộ mặt nạ. Đối với các chip có rủi ro cao hơn, việc bắt đầu với MPW cho phép thử nghiệm trước khi cam kết sản xuất FULL MASK nếu mọi thứ đều ổn.

SEAT：Trong cuộc chạy MPW, diện tích tối thiểu có sẵn tương tự như chỗ ngồi trên "xe đưa đón", nơi người tham gia có thể chọn một hoặc một số "chỗ ngồi". Mỗi "ghế" tương ứng với không gian 3mm x 4mm.

Foundry : Các nhà sản xuất chuyên chế tạo chip như TSMC, SMIC và UMC được gọi là xưởng đúc. Ngược lại, các công ty không có xưởng sản xuất, bao gồm các nhà thiết kế không có cơ sở chế tạo, lại dựa vào các xưởng đúc này để sản xuất.

Wafer: Tấm wafer là một miếng vật liệu bán dẫn mỏng, tròn được sử dụng làm nền tảng để sản xuất các mạch tích hợp.

Die：Sau khi cắt wafer, mỗi con chip riêng lẻ cần được gói gọn trong một gói để trở thành một vi mạch chức năng.

Chip:Con chip đóng gói cuối cùng.

đụng:"Va chạm" dùng để chỉ sự hình thành các vết hàn. Sau khi phát triển các va chạm (chẳng hạn như vàng, chì thiếc hoặc không chì) trên bề mặt wafer, nó thường được sử dụng cho quy trình đóng gói chip lật.

Sự nối bằng dây dẫn：Liên kết dây, còn được gọi là liên kết dây hoặc kết nối dây, đề cập đến quá trình sử dụng dây kim loại (chẳng hạn như dây vàng hoặc nhôm) và áp dụng nhiệt hoặc năng lượng siêu âm để thiết lập các kết nối trạng thái rắn trong mạch tích hợp, liên kết chip với mạch điện hoặc khung chì.

chip lật：Chip lật, còn được gọi là gắn chip trực tiếp, liên quan đến việc lắng đọng các vết hàn trên các miếng đệm I/O. Sau đó, con chip được lật và làm nóng để làm tan chảy các vết hàn, tạo ra các kết nối với chất nền gốm.

CP(Thăm dò chip):Thử nghiệm tấm bán dẫn trực tiếp bao gồm việc kiểm tra từng Khuôn riêng lẻ trên toàn bộ tấm bán dẫn để đảm bảo rằng mỗi Khuôn đều đáp ứng các đặc điểm cơ bản của thiết bị hoặc thông số kỹ thuật thiết kế. Điều này thường bao gồm việc xác minh điện áp, dòng điện, thời gian và chức năng. Nó phục vụ để đánh giá khả năng quá trình sản xuất của cơ sở fab.

FT(FinalTest): Đây là bước cuối cùng trước khi một con chip rời khỏi nhà máy. Nó liên quan đến việc kiểm tra các chip được đóng gói, được kiểm tra sau khi hoàn thành quá trình kiểm tra và đóng gói CP (Chip Probe). Thử nghiệm FT được sử dụng để đánh giá khả năng sản xuất của cơ sở đóng gói.

Đối với thử nghiệm CP ở cấp độ bán dẫn, nếu Khuôn được phát hiện bị lỗi, nó sẽ tránh được các chi phí đóng gói và chất nền không cần thiết.

Sau khi hoàn tất quá trình kiểm tra CP, vẫn có khả năng xảy ra lỗi chip trong quá trình đóng gói. Do đó, việc kiểm tra FT là cần thiết để xác định và loại bỏ mọi chip bị lỗi.

Năng suất ：Sản lượng chip gắn chặt với quá trình sản xuất. Chip có xác suất hỏng hóc tăng theo kích thước của chúng - chip càng lớn thì khả năng hỏng hóc càng cao.

IP（Sở hữu trí tuệ): Trong thiết kế mạch tích hợp, nó đề cập đến mô-đun chức năng hoàn chỉnh của một mạch tích hợp dành riêng cho chức năng cụ thể, đã được xác minh, có thể tái sử dụng và có thể tái sử dụng.

IP có thể được phân loại theo các điều khoản cấp phép thành hai loại: Giấy phép và Lòng trung thành.

Giấy phép: Quyền sử dụng IP này, được cấp theo các điều khoản cấp phép của nó.

Royalty: Sau khi người dùng sử dụng IP này, tiền bản quyền sẽ được trả cho mỗi chip.

IP cấu thành nên các khối xây dựng cơ bản của chip, chẳng hạn như USB, PCIe, CPU và các khối khác. Toàn bộ chip tích hợp các IP này, cho phép thực hiện các chức năng phức tạp. Bản chất nằm ở việc tái sử dụng IP, điều quan trọng để phát triển chip có hàng chục triệu hoặc thậm chí hàng tỷ cổng.

SOC（System On Chip):Hệ thống trên chip (SoC) tích hợp các thành phần như CPU, bus, thiết bị ngoại vi, v.v. vào một chip duy nhất. Ví dụ: bộ xử lý điện thoại thông minh là ví dụ điển hình cho một SoC phức tạp.

Thiết kế ：

Cấp độ chuyển đăng ký（RTL) ：Là ngôn ngữ mô tả phần cứng được sử dụng để mô tả các mạch kỹ thuật số đồng bộ.

Đường dây：RTL cần được tổng hợp thành một netlist trước khi nó có thể trở thành một thiết kế cấp cổng.

Sdc（Chip thiết kế tóm tắt) ：SDC là một tệp được cung cấp bởi thiết kế mà các công cụ tổng hợp yêu cầu để chuyển đổi RTL thành danh sách mạng. Các khía cạnh chính được mô tả trong SDC bao gồm tần số hoạt động của chip, thời gian IO của chip, quy tắc thiết kế, các đường dẫn đặc biệt và các đường dẫn được miễn kiểm tra, cùng với các đường dẫn khác.

Đóng băng：Nó có nghĩa là nó không thể thay đổi được nữa. Ví dụ: "đóng băng RTL" cho biết mã đã được hoàn thiện và "đóng băng danh sách mạng" có nghĩa là danh sách mạng đã bị khóa và không thể sửa đổi thêm.

Xác minh：Trọng tâm chính là phương pháp xác minh chip, đảm bảo tính nhất quán giữa việc xác minh RTL và mô hình tham chiếu.

Mô phỏng：Mô phỏng thường liên quan đến việc tạo ra các dạng sóng phản ánh trực quan các tình huống trong thế giới thực, bao gồm chức năng của chip, xác minh và mức tiêu thụ điện năng.