Fabricar:

CINTA (A): Se refiere a enviar los archivos GDSII finales a la fundición para su fabricación.

MASCARILLA COMPLETA: Se refiere a que todas las máscaras utilizadas en el proceso de fabricación se adaptan a un diseño específico.

MPW (Oblea multiproyecto): varios proyectos comparten la misma oblea, lo que significa que un único proceso de fabricación puede manejar tareas de producción para múltiples diseños de circuitos integrados simultáneamente.

MPW (Multi-Project Wafer) implica compartir un conjunto de máscaras con otras partes, mientras que FULL MASK implica el uso exclusivo de un conjunto de máscaras. Para chips de mayor riesgo, comenzar con MPW permite realizar pruebas antes de comprometerse con la producción de MÁSCARA COMPLETA si todo funciona.

SEAT：En una carrera MPW, el área mínima disponible es similar a los asientos en un "lanzadera", donde los participantes pueden seleccionar uno o varios "asientos". Cada "asiento" corresponde a 3 mm x 4 mm de espacio.

Fundición : Los fabricantes especializados en la fabricación de chips, como TSMC, SMIC y UMC, se conocen como fundiciones. Por el contrario, las empresas sin fábrica, que incluyen casas de diseño sin instalaciones de fabricación, dependen de estas fundiciones para su producción.

Oblea：Una oblea es una rebanada delgada y redonda de material semiconductor que se utiliza como base para la fabricación de circuitos integrados.

La:Después de cortar la oblea en cubitos, cada chip individual debe encapsularse en un paquete para convertirse en un microchip funcional.

Viruta:El chip empaquetado final.

chichón："Bumping" se refiere a la formación de protuberancias de soldadura. Después de desarrollar protuberancias (como oro, estaño-plomo o sin plomo) en la superficie de la oblea, se usa comúnmente para procesos de envasado con chip invertido.

Unión de cables:La unión de cables, también conocida como unión de cables o interconexión de cables, se refiere al proceso de utilizar cables metálicos (como cables de oro o aluminio) y aplicar calor o energía ultrasónica para establecer conexiones de estado sólido dentro de circuitos integrados, vincular chips a circuitos o marcos de plomo.

flip chip:El chip invertido, también conocido como conexión directa de chip, implica depositar protuberancias de soldadura en las almohadillas de E/S. Luego, el chip se voltea y se calienta para derretir las protuberancias de soldadura, creando conexiones con el sustrato cerámico.

CP(Sonda de chip): la prueba directa de oblea implica probar cada troquel individual en toda la oblea para garantizar que cada troquel cumpla con las características básicas del dispositivo o las especificaciones de diseño. Por lo general, esto incluye la verificación del voltaje, la corriente, la sincronización y la funcionalidad. Sirve para evaluar las capacidades del proceso de fabricación de la fábrica.

FT(FinalTest): Es el último paso antes de que un chip salga de fábrica. Implica probar chips empaquetados, que se prueban después de completar la prueba CP (Chip Probe) y el empaquetado. Las pruebas FT se utilizan para evaluar las capacidades de fabricación de la instalación de embalaje.

Para las pruebas de CP a nivel de oblea, si se descubre que un troquel está defectuoso, se evitan costos innecesarios de embalaje y sustrato.

Una vez completadas las pruebas de CP, todavía existe la posibilidad de que falle el chip durante el proceso de empaquetado. Por lo tanto, las pruebas FT son necesarias para identificar y eliminar cualquier chip defectuoso.

Rendimiento :El rendimiento de las virutas está estrechamente relacionado con el proceso de fabricación. Los chips tienen una probabilidad de fallar, que aumenta con su tamaño: cuanto más grande es el chip, mayor es la probabilidad de fallar.

IP（Propiedad intelectual）：En el diseño de circuitos integrados, se refiere al módulo funcional completo de un circuito integrado verificado, reutilizable y de función específica.

La propiedad intelectual se puede clasificar según los términos de la licencia en dos categorías: Licencia y Lealtad.

Licencia: Permiso para utilizar esta IP, otorgado por los términos de su licencia.

Realeza: Después de que los usuarios utilicen esta IP, se deben pagar regalías por chip.

IP constituye los componentes fundamentales de los chips, como USB, PCIe, CPU y otros. Todo el chip integra estas IP, lo que permite funcionalidades complejas. La esencia radica en la reutilización de la propiedad intelectual, crucial para desarrollar chips con decenas de millones o incluso miles de millones de puertas.

SOC(System On Chip): System On Chip (SoC) integra componentes como CPU, bus, periféricos, etc., en un solo chip. Por ejemplo, el procesador de un teléfono inteligente es un ejemplo de un SoC sofisticado.

Diseño:

Nivel de transferencia de registro (RTL) :Es un lenguaje de descripción de hardware utilizado para describir circuitos digitales síncronos.

Netlist：RTL debe sintetizarse en una lista de red antes de que pueda convertirse en un diseño a nivel de puerta.

COSUDE(Chip de diseño Synopsys): SDC es un archivo proporcionado por el diseño que las herramientas de síntesis requieren para convertir RTL en una lista de redes. Los aspectos clave descritos en el SDC incluyen la frecuencia de operación del chip, el tiempo de E/S del chip, las reglas de diseño, rutas especiales y rutas exentas de verificación, entre otros.

Congelar:Significa que ya no se puede cambiar. Por ejemplo, "congelación RTL" indica que el código se ha finalizado y "congelación de lista de red" significa que la lista de red se ha bloqueado y no se puede modificar más.

Verificación：El enfoque principal está en la metodología de verificación de chips, asegurando la coherencia entre la verificación de RTL y el modelo de referencia.

Simulación：La simulación generalmente implica generar formas de onda que reflejan intuitivamente escenarios del mundo real, incluida la funcionalidad del chip, la verificación y el consumo de energía.